Cadence設(shè)計系統(tǒng)公司日前宣布推出其最新版Cadence Allegro 與 OrCAD印刷電路(PCB) 軟件，它擁有的全新功能與特性能夠提高PCB工程師的績效與效率。Allegro與OrCAD PCB Design 16.3版本為PCB工程師帶來了極大的新優(yōu)勢，包括改進終端產(chǎn)品小型化設(shè)計能力并減少原型機設(shè)計的反復(fù)次數(shù)，使得設(shè)計周期更具可預(yù)測性。

　　本版本包括一些新增功能和互連密度的改進，如剛?cè)岵季�，擴展的高密度互連（HDI）規(guī)則、PCB的三維（3D）顯示與RF電路的非對稱避讓。拓展的微孔疊層規(guī)則允許用戶創(chuàng)建極為復(fù)雜的HDI設(shè)計，而與柔性板輪廓吻合的多線式曲形總線布線會加快剛?cè)嵩O(shè)計。此外，集成的3D PCB瀏覽器讓設(shè)計師可以看到元件與HDI微導(dǎo)孔內(nèi)部，從而為機械設(shè)計團隊消除了不必要的迭代。Allegro PCB RF選件還通過使用一個或多個RF元件的非對稱避讓幫助工程師加快創(chuàng)建精確RF電路的速度。

　　“我們參與了16.3版本的多個階段的測試，對其印象非常深刻，” Kaleidescape Canada公司高級PCB設(shè)計師Vincent Di Lello說。“這個新版本的改良很好地解決了我們的小型化設(shè)計問題，我們期待著這個新版本發(fā)布后能夠盡快將其應(yīng)用于我們的設(shè)計流程中。”

　　新版Allegro與OrCAD使用多階段預(yù)發(fā)布的方式確保內(nèi)容與質(zhì)量能夠符合客戶的需要。來自北美、歐洲、亞洲和日本的20多家客戶參與了多階段測試計劃。參與測試計劃的客戶與Cadence的合作伙伴包括NVIDIA、Emerson、Kaleidescape、Freedom CAD、NordCAD、FlowCAD、Graser與Tektronix。

　　16.3版本中還包含對OrCAD系列產(chǎn)品應(yīng)用效率與可用性的一系列大幅改良。例如OrCAD Capture CIS如今提供了自動布線功能以迅速增加連線，還有全新的三維封裝顯示功能。OrCAD PCB Editor提供了三維查看與“翻板”設(shè)計/編輯以及單面PCB設(shè)計的跳線支持。OrCAD Signal Explorer有一個經(jīng)改良的用戶界面，有拖拽和復(fù)制粘貼功能，有前后關(guān)聯(lián)的右擊功能并支持本地IBIS模型。

　　可用性改進是新版Allegro PCB信號與電源完整性軟件的又一個重點，它提供了一個全新的用戶界面，并為預(yù)布線分析環(huán)境增加了疊層感知功能。通過對本地IBIS與SPICE模型包括Cadence Virtuoso Spectre 電路仿真模型的支持， I/O緩沖器建模標準也包含在其中。另外一個改進設(shè)計周期管理的地方是能夠用大量吉比特級信號快速掃描PCB，并且迅速確定應(yīng)該在哪里進行詳細分析，信號會根據(jù)其信噪比進行排列。

　　“這個最新版Allegro有很多的改進，能夠解決剛性或剛?cè)嵩O(shè)計上的小型化設(shè)計問題，”Freedom CAD首席運營官Scott Miller說。“作為一家設(shè)計服務(wù)公司，我們一直很有興趣提高我們設(shè)計師的效率和設(shè)計周期的可預(yù)測性。我們將會轉(zhuǎn)移到16.3版本，也推薦我們的客戶盡快轉(zhuǎn)移。”

　　該版本解決的另外一些重要問題是與部件數(shù)據(jù)管理有關(guān)。集成的ECAD、MCAD部件創(chuàng)建，生成與發(fā)布可以降低不必要的原型機出樣次數(shù)。這個新部件導(dǎo)入功能可以擴展預(yù)發(fā)布與臨時部件的管理與通知，縮短設(shè)計周期。此外，工程師可以通過使用批準的與推薦的部件替換原來的部件來實現(xiàn)自動部件更新，也可以通過廢棄部件跟蹤以確保產(chǎn)品的質(zhì)量。